# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:DERWENT

(c) 2000 DERWENT INFO LTD. All rts. reserv.

008363249

\*\*Image available\*\*

WPI Acc No: 90-250250/199033

XRAM Acc No: C91-106685

XRPX Acc No: N91-187487

Mfr. of thin film poly-silicon@ structure e.g. transistor - by depositing first heavily doped polysilicon@ layer, forming surface diffusion barrier

and adding second undoped polysilicon@ layer

Patent Assignee: IND RES INST OF JAPAN (KOGY ); IND TECHN RES INST

(INTE-N)

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No Kind Date

Applicat No Kind Date

Main IPC

Week

JP 2174170 A 19900705 JP 89196440 A 19890728

199033 B

US 5037766 A 19910806 US 90466583 A 19900117

199134

Priority Applications (No Type Date): US 88280646 A 19881206; US 90466583 A 19900117

Abstract (Basic): JP 2174170 A

Claimed is a lead frame comprising on the whole surface thereof, or on the surface except for the outer lead parts, a Ni-(alloy) plating layer, provided that at least the die bonding part of the Ni(alloy) plating layer comprises thereon a Ni-Sn alloy layer and further thereon a Sn-(alloy) plating layer.

The mfg. process comprises forming the Sn-(alloy) plating layer on the Ni-(alloy) layer and heating to obtain the Ni-Sn alloy layer between the plated layers.

USE/ADVANTAGE - Improves solder bondability of semiconductor chips with Ni or the lead frame. (5pp Dwg.No.0/0)

Title Terms: MANUFACTURE; THIN; FILM; POLY; SILICON; STRUCTURE; TRANSISTOR; DEPOSIT; FIRST; HEAVY; DOPE; POLY; SILICON; LAYER; FORMING; SURFACE; DIFFUSION; BARRIER; ADD; SECOND; UNDOPED; POLY; SILICON; LAYER

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/26; H01L-027/04;

H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 1999 JPO & JAPIO. All rts. reserv.

03198670

THIN-FILM TRANSISTOR AND TWO-LAYER POLYSILICON THIN-FILM STRUCTURE FOR

THIN-FILM RESISTOR

PUB. NO.:

02-174170 [JP 2174170 A]

PUBLISHED:

July 05, 1990 (19900705)

INVENTOR(s): CHINNSHIN WAN

APPLICANT(s): IND TECHNOL RES INST [198533] (A Non-Japanese Company or

Corporation), TW (Taiwan)

APPL. NO.:

01-196440 [JP 89196440]

FILED:

July 28, 1989 (19890728)

PRIORITY:

7-280,646 [US 280646-1988], US (United States of America),

December 06, 1988 (19881206)

INTL CLASS:

[5] H01L-029/784; H01L-027/04; H01L-027/11

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS -- Ion Implantation)

## ❸日本国特許庁(JP)

面 特許 出題 公 龍

## 平2-174170 公開特許公報(A)

@Int. CL.3

識別記号

庁内整理番号

❷公開 平成2年(1990)7月5日

H 01 L

7514-5F P

H 01 L 8624-5F

3 1 1 3 8 1

8624-5F 審查請求

請求項の数 10 (全6頁)

60発明の名称

薄膜トランジスタおよび薄膜抵抗器用二層ポリシリコン薄膜構造

頭 平1-196440 创特

■ 平1(1989)7月28日 多出

優先権主張

❷1988年12月 6日❷米国(US)❸280646

明 者 伊発

チンーシン・ワン

台湾新竹市光華街22巷 3 號

の出 取

財団法人工業技術研究

台湾新竹県竹東鎮中興路四段195号

院

70代 理 人

外4名 弁理士 湯茂 恭三

1. 発明の名券

薄膜トランジスタおよび薄膜抵抗器用二層ポ リシリコン存族構造

2. 特許請求の範囲・

1. 第1層の高速皮ドープド階と、第2層の米 ドープド層と、高速度ドープド層に形成されか つ高濃度ドープド層と未ドープド層との間に介 在されて、高油度ドープド層にドーピングされ たドーパントが、上記高速度ドープド層から上 記未ドープド層へ拡散するのを低止するよう形 皮された拡散阻止領域と、を含むよう療皮され たことを特徴とする二層多統品半導体器譲渡者。 2. 上記波散阻止領域は、上記高濃度ドープド 層の長道に、ガス処理により形皮されたことを 据决造。

3. 上記ガス処理は、酸素を使用したことを特 徴とする謂求項2記載の二層多緒品半導体薄膜 **2** .

4. 上記ガス処理は、窒素を使用したことを特 改とする請求項2記載の二層多語品半導体薄膜

5 . 請求項1記載の二階多結品半導体再膜構造 において、鉄構造は抵抗器を構成しており、上 記未ドープド層は高抵抗率の抵抗を形成し、上 記奏過度ドープド層は鉄抵抗器のコンタクト領 域を形成することを特徴とする、二層多緒品平 退体模型。

6.上記半導体はシリコンであることを特徴と する讃求項1記載の二層多絃品手導体等談構造。 て、上記ドーピンダされたドーパントは、ひ業、 リン又は水ウ素であることを特徴とする請求項 6 記載の二層多語品半導体存襲構造。

8.上記職案処理は、上記高機度ドープド層が ドーピングされたのちに実行されることを特徴 とする讃求項3記載の二層多語品学導体等膜網

9. 上記蔵素処理は、後択された蔵案により、 400℃~500℃の延度範囲で実行されるこ

\_特周平2-174170(2)

とも 後とする語求項3記表の二層多結品半導体開議構造。

10.上記未ドープド層が薄膜電界効果トラン ジスタのチャネルとして用いられ、このチャネ ルは、制御電極としての絶難ゲートを増えるこ とを特徴とする二層多結品半導体薄膜構造。

## 3.発明の詳細な説明

## [産業上の利用分野]

## [従来の技術]

高級抗性ポリシリコンは、スタティックランダムアクセスメモリ(Static Baselen Access Hemery) に高記憶密度と低消費電力(Lew Fewer Bissipateies)の特性を持たせることができるが、諸品粒界中の高温度ドーパントは、高い拡散係数を有するため、ポリシリコン薄膜を抵抗器として用いた場合に抵抗器を小型化することができなかった。従

は、高い記憶由度と高い演算選展の三次元集復回 路を実現する場合の必要条件であると述べ、薄膜 トランジスタの小型化及び低スレッショルド化の 必要性を述べている。

## [発明が解決しようとする暴風]

Bakta@tt IEEE laterna-来の技 文献として tional Electron Davices Meeting Proceedings (1918) . "A. Hevel Scaled Daws Oxyges Implanted Polymilices Besimter for fature static Balls"を発表した。その論言は、難潔を住入する ことにより、再寝坐抗器を小型化しようとする考 速にある。そして、T.Ohinaeは、IEEE Transactien en Blectren Deriges, Fel ED-32, Sepember (19 \$5), p. 1749-1755E . "les-Inplanted This Polyccratal-line siliess Eigh-False Resistors for Eigh Bengity Poly-Lood Static RAM Applicatieas \*と題して、故常をポリシリコン層に注入する ことにより、高熱処理後の結晶位界でのドーパン ト(だとえば、ひ楽)の拡散速度は急波されると述 べた。T.Ohioseもまた、HEE Journal of solid state circuit, Vel. SC-15. Oct. (1988). 9.851-861 K. "An BErbeit static MOS TAM Fabricated by a-MOS/a-vell CMOS Technology"と思して、ポリシ リコン薄膜トランジスタを小型化し、かつできる だけ低いスレッショールド電圧を保有させること

本見明の第1の目的は、ドーパントが結晶数果に 治って高速度ドープド領域から未ドープド源本質 領域へ拡散するのを阻止しようとすることである。

第2の目的は、ポリシリコン薄膜抵抗器及びポ リシリコン薄膜トランジスタの小型化を増進しよ うとすることである。

・ 第3の目的は、スレショルド電圧が低いポリシ リコン薄膜トランジスタを提供することである。

第4の目的は、余計なモノリングラフィックプロセスを必要とすることなく、同一層にポリシリコン再駆拡抗器及び再膜トランジスタを製造することのできるプロセスを提供しようとすることである。

## [課題を解決するための手段]

本発明のこれらの目的は、第1層の高濃度ドープド層(領域)が形成された時点で放展に対し酸素処理を裏して装置の要重及び迫品容界へ酸素を拡散させ、その後形成される第2層の未ドープド層(領域)への、高速度ドープド層からのドーパットの拡散を阻止するようにしたことにより遺成

ans.

本発明では、二層多線品(ポリシリコン)検皮を使用しており、高濃度ドープド層は電弧域(コンタクト領域)として用いられ、来ドープド層は 拡加型ではMOSトランジスタのチャネル層として用いられ、抵抗器として形成した場合にはそのスレッショルド電圧が 比較的低いものが得られる。

#### [実施例]

本発明の上記目的及び特徴は下記の説明と図面から明らかになるのであろう。

第1回には、本発明の一実護例の二層ポリシリコン再製扱抗器の接新面図が示されている。 ひ選 (A・)、リン又はボケ素(B・)でドープされた実験 ピドープドポリシリコン暦(1・)は、 薄膜盂抗器の 電価として使用され、第2層のポリシリコン暦 (2・)は、本質型(ibtrissic type)に異し、 高低抗率 (単位長さ当たりの抵抗値)の抵抗器として使用される。基級(3・)は任意の絶縁体からなるもの

形成される。次に第3個(b)に示されるように 約400~500度Cの温度で約5~10分間酸 素処理を実行し、酸素を高速度ドープドポリシリ コン層(1)の表面及び結晶粒界へ拡散させる。 酸瀬分子は図中、ドットで示されており、複数的 に格子で美された粒界及び層(1)の要値によう的 される。その後、第3個(c)に示されるように 未ドープド本質ポリシリコン層(2)が最上部に 砂成される。この場合もLPCVD法を用いて、 約560度Cの温度で形成される。

このように形成された薄膜抵抗器において、高 造成ドープドシリコン層(1)にドープされたド ーパントは、酸素分子の存在により本質ポリシリコン層(2)へ拡散されることがない。また、酸素分子は本質ポリシリコン層(2)が形成された 後は第3国(c)に模式的に示された位置に留ど まることになる。

第4回は、上記の酸素処理を築した再展型抗器 の拡放率(即5、単位長さ当たりの抵抗値)とマ .スケ長との関係を、酸素処理の時間をランニング で、未ドープド層の 成される前に、高速度ドープドポリシリコン層 (1)は形皮される。

第3因には、第1因の薄皮症状等の製造方法が 示されている。第3因(a)に示されるように、 まず高濃度ドープドポリシリコン層(1)が基板 (3)上に形成される。これは例えば、低圧化学 気相皮長法(1PCVD)により約610度Cで

バラメータとして示している。この図から、マスク長の狙い抵抗器においては、酸素処理の時間が 近くなればなるほど、抵抗率がより急激に低下す る事が特る。従って所定時間以上の酸素処理がマ スク長の短い抵抗器の高抵抗率を再る場合に効果 がある事が得る。

**分**商平2-174170(**4)** 

第5回には、本発明による実践MOSトランジスタのドレイン電流(La)対ゲート電圧(Vas)の関係特性因が示されている。この例のトランジスタは、報50sm、長さ2sm、チャンネル層の厚さ0.8 smである。ゲート絶役体層は二層に形成されており、下層は350人の二酸化ケイ素(SiOz)で、上層は300人の塩化ケイ素(SiINi)である。ドレイン電圧が急速に低下していることが帰るが、この電圧値はスレショルド電圧であり、比較的低レベルとなっている事が解る。

なお、上記した説明においては、酸素処理を行うことにより拡散阻止領域を形成しているが、別の気体例えば、窒素を酸素の代わりに用いても同様な効果が得られるものである。 従って本発明は 酸素処理に限定されるものではない。

### [発明の効果]

本発明は以上のように接戻されているので、マ スク長の比較的短い抵抗器であっても、その抵抗 値を比較的大きくすることができ、また電界効果

3 … 基板

- 14ーゲート絶縁体層
- 15…ゲート電気

尺型人 弁理士 诺 **决 卷** (外 4 名)

トランジスタの場合にはマスク長の短いものであってもスレッショルド電圧を比較的低くす。ことができ、したがって抵抗値の大きい抵抗器、及びスレッショルド電圧の高い電界効果トランジスタを 高密度にかつ容易に形成することができる。


## 4.因面の簡単な説明

1、11…高級皮ドープドポリシリコン層

(第1層)

2、12…未ドープド本質ポリシリコン層


(第2層)



12 /1 3 10 106(R) 钻机车 9 8 - 450 Å C 3hr, 950°C 30min 7 6 5 4 14 iz io 3 マスク長 (µm)

第5团

ドレイン電流 In (A)



DIALOG(R)File 352:DER T WPI
(c) 2000 DERWENT INFO LTD. All rts. reserv.

008363249 \*\*Image available\*\*

WPI Acc No: 90-250250/199033

XRAM Acc No: C91-106685

XRPX Acc No: N91-187487

Mfr. of thin film poly-silicon@ structure e.g. transistor - by depositing first heavily doped polysilicon@ layer, forming surface diffusion barrier

and adding second undoped polysilicon@ layer

Patent Assignee: IND RES INST OF JAPAN (KOGY ); IND TECHN RES INST

(INTE-N)

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP **2174170** A 19900705 JP 89196440 A 19890728

199033 B

US 5037766 A 19910806 US 90466583 A 19900117

199134

Priority Applications (No Type Date): US 88280646 A 19881206; US 90466583 A 19900117

Abstract (Basic): JP 2174170 A

Claimed is a lead frame comprising on the whole surface thereof, or on the surface except for the outer lead parts, a Ni-(alloy) plating layer, provided that at least the die bonding part of the Ni(alloy) plating layer comprises thereon a Ni-Sn alloy layer and further thereon a Sn-(alloy) plating layer.

The mfg. process comprises forming the Sn-(alloy) plating layer on the Ni-(alloy) layer and heating to obtain the Ni-Sn alloy layer between the plated layers.

USE ADVANTAGE - Improves solder bondability of semiconductor chips with Ni or the lead frame. (5pp Dwg.No.0/0)

Title Terms: MANUFACTURE; THIN; FILM; POLY; SILICON; STRUCTURE; TRANSISTOR; DEPOSIT; FIRST; HEAVY; DOPE; POLY; SILICON; LAYER; FORMING; SURFACE; DIFFUSION; BARRIER; ADD; SECOND; UNDOPED; POLY; SILICON; LAYER

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/26; H01L-027/04;

H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPI (c) 1999 JPO & JAPIO. All rts. reserv.

03198670

THIN-FILM TRANSISTOR AND TWO-LAYER POLYSILICON THIN-FILM STRUCTURE FOR

THIN-FILM RESISTOR

PUB. NO.:

02-174170 [JP 2174170 A]

PUBLISHED:

July 05, 1990 (19900705)

INVENTOR(s): CHINNSHIN WAN

APPLICANT(s): IND TECHNOL RES INST [198533] (A Non-Japanese Company or

Corporation), TW (Taiwan)

APPL. NO.:

01-196440 [JP 89196440]

FILED:

July 28, 1989 (19890728)

PRIORITY:

7-280,646 [US 280646-1988], US (United States of America),

December 06, 1988 (19881206)

INTL CLASS:

[5] H01L-029/784; H01L-027/04; H01L-027/11

JAPIO CLASS: 42.2 (ELECTRONICS - Solid State Components)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS - Ion Implantation)

## ❷日本国特許庁(JP)

@特許出願公開

## ❷公開特許公報 (A)

平2-174170

SInt.CL'

識別記号

\_. P

庁内整理番号

❷公開 平成2年(1990)7月5日

29/784 27/04 H 01 L

7514-5F

3 1 1 3 8 1

8624-5F 8624-5F

有

頭求項の数 10 (全6頁)

60発明の名称

薄膜トランジスタおよび薄膜抵抗器用二層ポリシリコン薄膜構造

頭 平1-196440 四特

顧 平1(1989)7月28日 忽出

愛1988年12月 6日愛米国(US) 愛280646 優先権主張

者 の発 明

チンーシン・ワン

台湾新竹市光華街22巷 3 號

財団法人工業技術研究 会出 頭

台湾新竹県竹東鎮中興路四段195号

庑

图代 理 人

外4名 恭三 弁理士 湯茂

薄膜トランジスタおよび薄膜抵抗器用二層ポ

## 2. 特許請求の範囲 -

1 . 据 1 層の高速度ドープド層と、第 2 層の未 ドップド層と、高貴度ドップド層に形成されか つ高級度ドープド層と未ドープド層との関に介 在されて、高速度ドープド層にドーピングされ たドーパントが、上名英濃度ドーブド層から上 記未ドープド層へ拡散するのを阻止するよう母 皮された拡散阻止領域と、を含むよう調度され たことを特徴とする二層多緒品半導体得度協造。 2. 上記族敗組止領域は、上記高級度ドープド 層の要価に、ガス処理により形皮されたことを

3.上記ガス処理は、酸素を使用したことを特 敬とする謂求項 2 記載の二層多語品半導体薄額 4、上記ガス処理は、窒素を使用したことを特 及とする請求項 2 記載の二層多結晶半導体薄膜

5. 請求項 1 記載の二層多結晶半導体等膜構造 において、鉄構造は透抗器を構実しており、上 記未ドープド層は高抵抗率の抵抗を形成し、上 記済過度ドープド層は鉄抵抗器のコンタクト領 娘を形成することを特徴とする、二層多緒品半 退体模理。

6 . 上記半導体はシリコンであることを特徴と する謂求項1記載の二層多組品千塚体得誤傳造。 て、上窓ドーピンダされたドーパントは、ひ葉、 リン又はホウ素であることを特徴とする請求項 6 記載の二層多語品半導体再膜構造。.

8.上記職業治理は、上記高機関ドープド層が ドーピングされたのちに実行されることを特徴 とする語ネ項3記載の二層多語品半導体存度課

9. 上記職業処理は、後択された競索により、 4 0 0 で - 5 0 0 での温度電風で実行されるこ とを 敬とする詩 200 記載の二層多結品半導体弾弧構造。

10.上記未ドープド層が薄膜電界効果トラン ジステのチャネルとして用いられ、このチャネ ルは、制弾電圧としての絶難ゲートを替えるこ とを特徴とする二層多箱品半導体薄膜構造。

## 3. 発明の詳細な登明

[重果上の利用分野]

本発明は、二層多絡品帯膜である二層ポリシリコン再膜構造に関し、特に酸素拡散技術を用いて 小型化した二層ポリシリコン薄膜構造を有する薄 膜電界効果トランジスタ及び薄膜抵抗器に関する。

#### [従来の技報]

高級抗性ポリシリコンは、スタティックランダムアクセスメモリ(Static Razdom Access Memory) に高記憶密度と低調要電力(Low Power Bissipalios)の特性を特たせることができるが、結晶粒界 中の高速度ドーパントは、高い拡散係数を有する ため、ポリシリコン薄膜を抵抗器として用いた場 合に抵抗器を小型化することができなかった。従

は、高い記憶密度と高い資業速度の三次元集限回 路を実現する場合の必要条件であると述べ、薄膜 トランジスタの小型化及び低スレッショルド化の 必要性を述べている。

## [発明が解決しようとする展理]

て、2.5akta等は IEEE lateraa-果の技術文献 tional Electron Devices Meeting Proceedings (1918) C. "A. Bavel Scaled Dava Oxygen Inglantes Polysilices Resister for feture static RAMs"を発送した。その論旨は、酸潔を注入する ことにより、幕膜亜抗器を小型化しようとする着 進にある。そして、T.Ohreseは、LEEE Transactien an Bleetron Deriges, Fol ED-32, Sepember (19 15),p.1749-1755& . flen-Implanted Thin Pelycerstal-line allienn Eigh-Falne Lezistors for Righ Beautly Poly-Lood Static RAN Application ess\*と思して、政策をポリシリコン層に注入する ことにより、高熱処理後の結晶位界でのドーパン ト(だとえば、ひ書)の拡散速度は急減されると迅 べた。t.Ohioseもまた、IEEE Joareal of solid state circuit. Vel. SC-15. Oct. (1988), p. 354-861 K. "An BErebit static MOS TAM Fabricated by a-MOS/a-well CMOS Technelogy"と思して、ポリシ リコン薄膜トランジスタを小型化し、かつできる だけ低いスレッショールド電圧を保有させること

本見明の第1の目的は、ドーパントが結晶粒果に 沿って高速度ドープド領域から未ドープド層本質 領域へ拡散するのを阻止しようとすることである。

第2の目的は、ポリシリコン薄膜抵抗器及びポ リシリコン薄膜トランジスタの小型化を増進しよ うとすることである。

都るの目的は、スレショルド電圧が低いポリシ リコン薄膜トランジスタを提供することである。

第4の目的は、余計なモノリングラフィックプロセスを必要とすることなく、同一層にポリシリコン再整型抗器及び薄膜トランジスクを製造することのできるプロセスを提供しようとすることである。

## [薬題を解決するための手段]

本発明のこれらの目的は、第1層の高嚢度ドープド層(領域)が形成された時点で放居に対し酸素処理を真して抜層の表面及び抽品容界へ顕素を拡散させ、その後形成される第2層の未ドープド層(領域)への、高速度ドープド層からのドーパットの拡散を限止するようにしたことにより通ば

ans.

本見野では、二層多語品(ポリシリコン)構成 を使用しており、高濃度ドープド層は電極機能(コンタクト領域)として用いられ、来ドープド層は 低抗 
超又はMOSトランジスタのチャネル層として用いられ、抵抗器として形成した場合にはその 低抗値が高いものが得られ、 
再展トランジスタと して形成した場合にはそのスレッショルド電圧が 比較的低いものが得られる。

#### [要度例]

本発明の上記目的及び特徴は下記の契明と図面から明らかになるのであろう。

第1回には、本発明の一実重例の二層ポリシリコン薄膜抵抗器の撤断面図が示されている。ひ第(As)、リン又はホウ素(B)でドープされた高温度ドープドポリシリコン層(1)は、薄膜型抗器の質値として使用され、第2層のポリシリコン層(2)は、本質型(ibirigsic lype)に異し、高低抗率(単位長さ当たりの抵抗値)の抵抗器として使用される。基板(3)は任意の絶象体からなるもの

形成される。次に第3図(b)に示されるように 約400~500度Cの温度で約5~10分間酸 素処理を実行し、酸素を高濃度ドープドポリッリ コン層(1)の表面及び結晶粒界へ拡散させまり、 酸素分子は図中、ドットで示されており、 に格子で要された粒形で形置(1)の表面と される。その後、第3回(c)に示されるように 米ドープド本質ポリシリコン層(2)が最上端に 形成される。この場合もLPCVD法を用いて、 約5600度Cの温度で形成される。

このように形成された薄膜医抗器において、高 濃度ドープドシリコン層(1)にドープされたド ーパントは、酸素分子の存在により本質ポリシリ コン層(2)へ拡散されることがない。また、酸 素分子は本質ポリシリコン層(2)が形成された 袋は第3個(c)に模式的に示された位置に留ど まることになる。

第4回は、上記の設案処理を施した再模型状态 の並次率(即ち、単位長さ当たりの拡抗値)とマ .スク長との関係を、競業処理の時間をランニング

で、未ドー の本質ポリシリコン層(2)が形成される前に、高速度ドープドポリシリコン層(1)は形成される。


第2回には、本発明の一実施例の二層ポリシリコン降低トランジスタの設断面回が示されている。 高速度ドープドポリシリコン暦(1 1)は、第1 固に示された高速度ドープド暦(1)と阿様に電 をして用いられ、この場合はトランジスタのソースタのでドレイン電優として用いられている。チャンはは、第1回に示された数で変更がある。2階のポリシリコン暦(2)と同様の本質型ポリシリコン暦(1 2)に対応である。さらにサート連駆体層(1 4)が履潜されて電界効果トサジスタが設定される。

第3因には、第1回の薄膜近状器の装造方法が 示されている。第3回(a)に示されるように、 まず高濃度ドープドポリシリコン層(1)が基板 (3)上に形成される。これは例えば、医圧化学 気相成長法(LPCVD)により約610度Cで

パラメータとして示している。この図から、マスク長の短い選抗器においては、酸素処理の時間が 近くなればなるほど、抵抗率がより急激に低下す る事が料る。従って所定時間以上の酸素処理がマ スク長の短い抵抗器の高抵抗率を得る場合に効果 がある事が得る。

第2回に示した構造の電界効果トランジスタは、 群級抵抗器を形成するための第3回(a)~(c) の工程後、絶量層(14)及びゲート電腦(15) を形成することによって形成されるものである。

薄膜電界効果トランジスタにおいて、もし酸素 地理が全く行われていなければ、ドーパントは ランジスタのドレイン及びソース領域(即ち高速 皮ドープドポリシリコン層)からチャンネル領域 (即ち本質ポリシリコン層)へ侵入してしまうが、 本発明における質素があるためでは 一プドポリシリコン層に職業処理をないるためで、 インネル長の短い薄膜MOSトランジスタ のスレッコルド電圧の上昇を防止する事ができる。



第5国には、本発明による薄膜MOSトランジスタのドレイン電流(I e)対ゲート電圧(V es)の関係特性関が示されている。この例のトランジスタは、額50点は、長さ2点は、チャンネル層の序さ0・8 5mである。ゲート絶径体層は二層に形成されており、下層は350人の二酸化ケイ素(S i o i )で、上層は300人の変化ケイ素(S i i N i )である。ドレイン電圧が出て、ゲート電圧が約4 Vになる。ドレイン電圧が出て、ゲート電圧が約4 Vになると、ドレイン電圧が出ている事が解る。比較的低レベルとなっている事が解る。

なお、上記した要明においては、酸素処理を行うことにより拡散阻止領域を形成しているが、別の気体例えば、窒素を酸素の代わりに用いても同様な効果が得られるものである。 従って本発明は 酸素処理に恢定されるものではない。

### [発明の効果]

本発明は以上のように構成されているので、マ スク長の比較的短い抵抗器であっても、その抵抗 値を比較的大きくすることができ、また電界効果

3 … 基板

14~ゲート絶縁体層


・モルゲート電気

代理人 弁理士 黃 **决 章** <u>「別</u> (外 4 名) トランジスタの 合にはマスク長の短いものであってもスレッショルド電圧を比較的低くすることができ、したがって拡抗値の大きい提択器、及びスレッショルド電圧の高い電系効果トランジスタを 富密度にかつ容易に形成することができる。


## 4.図面の資単な説明

1、11…高濃度ドープドポリシリコン港 (第1章

2、12…未ドープド本質ポリシリコン層 (第2層)



本 4 図



第5 团

ドレイン電流 In(A)

